10AX115H2F34E2SG FPGA Arria® 10 GX குடும்பம் 1150000 செல்கள் 20nm தொழில்நுட்பம் 0.9V 1152-Pin FC-FBGA

CPLD என்பது சிக்கலான நிரல்படுத்தக்கூடிய லாஜிக் சாதனத்தின் சுருக்கமாகும், FPGA என்பது புல நிரல்படுத்தக்கூடிய கேட் வரிசையின் சுருக்கமாகும், இரண்டின் செயல்பாடும் அடிப்படையில் ஒன்றுதான், ஆனால் செயல்படுத்தும் கொள்கை சற்று வித்தியாசமானது, எனவே சில சமயங்களில் இரண்டிற்கும் இடையே உள்ள வேறுபாட்டை நாம் புறக்கணிக்கலாம். நிரல்படுத்தக்கூடிய லாஜிக் சாதனம் அல்லது CPLD/FPGA என குறிப்பிடப்படுகிறது.CPLD/FPGas தயாரிக்கும் பல நிறுவனங்கள் உள்ளன, ALTERA,XILINX மற்றும் LAT-TICE ஆகியவை மிகப்பெரிய மூன்று.CPLD சிதைவு கூட்டு தர்க்க செயல்பாடு மிகவும் வலுவானது, ஒரு மேக்ரோ அலகு ஒரு டஜன் அல்லது 20-30 க்கும் மேற்பட்ட கூட்டு தர்க்க உள்ளீட்டை சிதைக்க முடியும்.இருப்பினும், FPGA இன் LUT ஆனது 4 உள்ளீடுகளின் கூட்டு தர்க்கத்தை மட்டுமே கையாள முடியும், எனவே டிகோடிங் போன்ற சிக்கலான கூட்டு தர்க்கத்தை வடிவமைக்க CPLD பொருத்தமானது.இருப்பினும், FPGA இன் உற்பத்தி செயல்முறை FPGA சிப்பில் உள்ள LUTகள் மற்றும் தூண்டுதல்களின் எண்ணிக்கை மிகப் பெரியது, பெரும்பாலும் ஆயிரக்கணக்கானவை, CPLD ஆனது பொதுவாக 512 தருக்க அலகுகளை மட்டுமே அடைய முடியும், மேலும் சிப் விலையானது தருக்க எண்ணிக்கையால் வகுக்கப்படும். அலகுகள், FPGA இன் சராசரி தருக்க அலகு செலவு CPLD ஐ விட மிகவும் குறைவாக உள்ளது.சிக்கலான நேர தர்க்கத்தை வடிவமைப்பது போன்ற வடிவமைப்பில் அதிக எண்ணிக்கையிலான தூண்டுதல்கள் பயன்படுத்தப்பட்டால், FPGA ஐப் பயன்படுத்துவது ஒரு நல்ல தேர்வாகும்.

FPGA மற்றும் CPLD இரண்டும் நிரல்படுத்தக்கூடிய ASIC சாதனங்கள் மற்றும் பல பொதுவான குணாதிசயங்களைக் கொண்டிருந்தாலும், CPLD மற்றும் FPGA இன் கட்டமைப்பில் உள்ள வேறுபாடுகள் காரணமாக, அவை அவற்றின் சொந்த குணாதிசயங்களைக் கொண்டுள்ளன:

• பல்வேறு அல்காரிதம்கள் மற்றும் காம்பினேடோரியல் லாஜிக்கை நிறைவு செய்வதற்கு CPLD மிகவும் பொருத்தமானது, மேலும் FPGA ஆனது தொடர் தர்க்கத்தை முடிக்க மிகவும் பொருத்தமானது.வேறு வார்த்தைகளில் கூறுவதானால், FPGA ஃபிளிப்-ஃப்ளாப் பணக்கார கட்டமைப்பிற்கு மிகவும் பொருத்தமானது, அதே சமயம் CPLD ஆனது ஃபிளிப்-ஃப்ளாப் வரையறுக்கப்பட்ட மற்றும் தயாரிப்பு கால வளமான கட்டமைப்பிற்கு மிகவும் பொருத்தமானது.
• CPLD இன் தொடர்ச்சியான ரூட்டிங் அமைப்பு அதன் நேர தாமதம் சீரானது மற்றும் யூகிக்கக்கூடியது என்பதை தீர்மானிக்கிறது, அதே நேரத்தில் FPGA இன் பிரிக்கப்பட்ட ரூட்டிங் அமைப்பு அதன் தாமதம் கணிக்க முடியாதது என்பதை தீர்மானிக்கிறது.
• நிரலாக்கத்தில் CPLD ஐ விட FPGA அதிக நெகிழ்வுத்தன்மையைக் கொண்டுள்ளது.
• CPLD ஆனது நிலையான உள் சுற்றுகளின் லாஜிக் செயல்பாட்டை மாற்றியமைப்பதன் மூலம் திட்டமிடப்படுகிறது, அதே நேரத்தில் FPGA ஆனது உள் இணைப்பின் வயரிங் மாற்றுவதன் மூலம் திட்டமிடப்படுகிறது.
• Fpgas லாஜிக் கேட்களின் கீழ் நிரல்படுத்தப்படலாம், அதே சமயம் CPLDS லாஜிக் பிளாக்குகளின் கீழ் நிரல்படுத்தப்படும்.
• FPGA ஆனது CPLD ஐ விட ஒருங்கிணைக்கப்பட்டுள்ளது மற்றும் மிகவும் சிக்கலான வயரிங் அமைப்பு மற்றும் லாஜிக் செயல்படுத்தலைக் கொண்டுள்ளது.

பொதுவாக, CPLD இன் ஆற்றல் நுகர்வு FPGA ஐ விட பெரியது, மேலும் ஒருங்கிணைப்பு பட்டம் அதிகமாக இருந்தால், அது மிகவும் வெளிப்படையானது.